前言

在高速电路系统的PCB上，噪声是一个很常见的问题。噪声产生的原因一般是由高频信号辐射干扰，高速变化的数字信号导致振铃、反射、串扰和EMI等问题造成。合理的设计PCB上的电源层叠、走线等策略，可以有效地降低电源或信号线上的噪声。实际上，PCB就是系统设计的载体，在理想的系统设计中，系统工程师很少考虑到电源的回路并非理想状态下的零阻抗。这也许可以解释为什么很多PCB被设计出来后，电源、地和各信号并没有在理想的数值上运作的原因。

电源系统的阻抗

理想电源的阻抗为0，0阻抗保证了源端电压与负载端电压一致，因为负载端的阻抗相对于源端的0阻抗为无穷大，所有的噪声都将被这个理想的电源所吸收，但是，实际电源并不是0阻抗的，图1（a）为一理想电源，（b）以电阻、电感、电容的形式表示一个实际电源的阻抗。

 

 

 

 

 

对于我们常用的电源地平面系统来说，电源地平面间的阻抗可以用下式计算（远低于其谐振频率情况下）：

其中D为两平面间距，W为两平面的公共面积。

我们无一例外地使用电源地平面作为高速电路板的电源分配系统，因为平面层具有比总线式的电源更低的阻抗，是不是任何情况都是这样呢？不是，高速电路的电源地平面构成了一个谐振腔，在其谐振频率上将表现出很高的阻抗，如果信号工作频率或者其高次谐波正好在这个谐振频率上，那么整个系统就是一个巨大的干扰辐射源。

我们常用的单板其第一个谐振频率点约在200M—400M，一个6cmX6cm的单板其第一个谐振频率点约在800M左右。板子越小，越可能有高的谐振频率点。